Besi heeft beste kaarten in advanced packaging, maar het spel is pas net begonnen

Die-to-wafer hybrid-bonding staat op het punt om door te dringen in geavanceerde chipsystemen voor servers, datacentra en later mogelijk mobieltjes. Backend-machinebouwer Besi en partner Applied Materials zitten met hun machines op de eerst rij.

René Raaijmakers
19 oktober

De verwachtingen voor hybrid-bonding zijn hooggespannen en Richard Blickman, ceo van Be Semiconductor Industries (Besi) jaagt het enthousiasme graag aan. ‘hybrid-bonding, that’s where you all came for’, zo verwelkomde hij afgelopen juni investeerders en analisten op Besi’s Capital Markets day. De nieuwe interconnectie-technologie moet de komende jaren voor een nieuwe groeispurt zorgen bij het bedrijf uit Duiven.

In technisch opzicht is hybrid-bonding een fascinerend proces. Het legt een kale, schone en zeer vlakke chip nauwkeurig op een wafer die dezelfde schoonheidsbehandeling heeft ondergaan. De oppervlakken moeten op vrijwel atomair niveau schoon zijn en daarna is er de cruciale handeling om het isolerende siliciumoxide en de kopercontacten exact met elkaar in verbinding te brengen. In een superschone omgeving en met de juiste mechanisch-chemische behandelingen ontstaat zo een sandwich van geïntegreerde circuits met thermische en mechanische eigenschappen die sterk op een monolithische chip lijken.

Eenzelfde proces, maar dan in een vorm waarbij twee wafers met elkaar worden verbonden, wordt al langer toegepast in de industrie. In vrijwel elke mobiele telefoon zit een beeldsensor die met wafer-on-wafer hybrid-bondingprocessen is gemaakt. Ook de CMOS-beeldsensoren die in de high-end camera’s van Sony voor een spectaculaire lichtgevoeligheid zorgen, zijn gemaakt door zeer schone wafers met elkaar te verbinden.

De EV Group uit Oostenrijk levert al enkele jaren een systeem om chips en wafers schoon te maken en met een plasma-activering voor te bereiden op een plaatsingssysteem. EVG strekt in de markt op met ASM Pacific, dat de bonders levert. Foto: EV Group.

De apparatuur voor die-do-wafer hybrid-bonding moet zeer schoon en nauwkeurig zijn en valt mede door die eisen in de prijsklasse van frontend equipment voor chips. Een hybrid-bonding lijn die een met chips bedekte 300 mm wafer vol plaatst met chips bestaat in eerste instantie uit een apparaat voor schoonmaken en plasma-activatie om de chips en wafers voor te bereiden op het hechtingsproces. In de tweede stap plaatst de bonder de ic’s nauwkeurig op de plak. Applied Materials trekt in deze markt op met Besi, dat de bonders levert. ASM PT en EV Group leveren eenzelfde combinatie voor de plaatsing en voorbereiding.

Historische relatie

De totale kosten van dit soort productielijnen komen op 5 tot 6 miljoen euro. Applied en Besi pakken daar, afhankelijk van de toepassing, geheugens of logica, elk de helft van.

Voor Besi’s marktkansen en de business die dat in potentie oplevert, heeft ceo Blickman een sterk verhaal. De Nederlandse backend-specialist heeft momenteel een goede positie vanwege zijn historische relatie met Intel en TSMC. De Taiwanese foundry vroeg Besi acht jaar geleden om bonders op basis van de technologie te gaan ontwikkelen. ‘Dit Taiwanese bedrijf [TSMC] heeft ons geholpen in de hele leercurve’, zei Blickman vorig jaar in een interview met Pierre Ferragu van New Street Research. ‘We zitten in een unieke situatie, met de juiste klanten. We hebben vanaf het begin de winnaars gekozen. Onze samenwerking met Applied Materials is enorm nuttig om de eisen in cleanroomomgevingen te begrijpen.’

TSMC plaatste dit jaar een grote order voor hybrid-bondinglijnen bij Applied en Besi. Blickman verwacht nog voor het einde van het jaar eenzelfde opdracht voor meerdere machines van Intel.

Wafer met geplaatste individuele chips, met hoge waarschijnlijkheid nandgeheugens. Foto: EV Group.

Centraal onderdeel Besi’s groeistrategie

Besi’s hybrid-paradepaardjes vormen een centraal onderdeel van zijn groeistrategie. Het zijn geavanceerde machines met hoge prijskaartjes en het Duivense bedrijf maakt zich klaar om daar de komende jaren omzetten van honderden miljoenen euro’s mee te halen. In de semicon hype gedurende de coronacrisis liet Besi in 2021 weten dat zowel Intel als TSMC de afname van vijftig hybrid-bonders in het vooruitzicht hadden gesteld. De orders komen dit jaar pas echt los, dus deze plannen lijken wat vertraagd, maar Besi zegt klaar te zijn op de productie van 180 hybrid-bonders per jaar. Als die capaciteit is gevuld, dan betekent dat een additionele omzet van 400 miljoen euro – gerekend met prijskaartjes per machine van 2 tot 2,5 miljoen euro.

Daar komt dan ook het grootste deel van de extra omzet vandaan in de groeidoelstelling waarmee Besi investeerders momenteel lekker maakt. Het vorige target – 800 miljoen euro per jaar – is overigens nog niet gehaald. Die worst hield Besi investeerders enkele jaren geleden voor, maar de huidige recessie gooide roet in het eten. In 2021 bleef Besi’s omzet op 749 miljoen euro steken, dit jaar verwacht het bedrijf voor 600 miljoen euro aan machines te verkopen.

Intussen verlegde Blickman de lat al wel naar ruim 1 miljard euro. In meetings met analisten noemt Besi het nieuwe omzetdoel ‘1 miljard plus plus plus’. Vooralsnog werkt Blickmans verhaal. Financieel analisten en investeerders zijn positief. Het wachten is nu op de echte volumes in hybrid-bonding equipment.

Buzz

Blickman pept de buzz rond hybrid-bonding graag op, maar hij is niet de enige evangelist. De wafer-on-wafervariant van hybrid-bonding bewijst zich overigens al langer in camerasensoren en 3D-nandgeheugens. Nu bereiden de grootste fabrikanten zich voor op de die-to-wafervariant. De verwachting is dat Intel, Samsung en TSMC de technologie als eersten grootschalig gaan inzetten in de heterogene fabricageprocessen waarmee ze complexe chipsystemen samenstellen uit tientallen chips uit vele nodes.

Geavanceerde chipsystemen zoals de AI-tegels van Nvidia en microprocessoren van AMD en Intel worden op dit moment al jaren in elkaar gezet met thermocompressie bonding (TCB). Deze interconnect-technologie is ingeburgerd en daarnaast ontwikkelt TCB zich nog. De vraag is of, en hoezeer thermocompressie in staat is om de hybrid-bondingtrein te vertragen?

Kijkje in de cleanroom van SK Hynix, de grootste producent van high bandwith memory, de geheugens die bestaan uit een stapel dynamische ramgeheugens.

Meteor Lake

Kulicke & Soffa (K&S), aanbieder van TCB-bonders, ziet dit in ieder geval als een aantrekkelijke kans. K&S levert onder meer de machines waarmee Intel op dit moment de meest geavanceerde chipsystemen produceert zoals de Meteor Lake die in december uitkomt. Als K&S erin slaagt om de ruimte tussen de contactpunten (pitch) van thermo compressie te verlagen, dan biedt dat mogelijk een goedkoper alternatief voor chips stapelen dan hybrid-bonding.

K&S is een gevestigde speler in de TCB-markt voor geavanceerde verpakkingen. Tijdens de bespreking van de afgelopen kwartaalresultaten zei K&S-ceo Fusen Chen dat zijn bedrijf dit jaar 60 tot 68 miljoen dollar gaat omzetten in TCB-systemen. ‘Dit zal groeien naar 100 miljoen dollar in 2025’, verwacht Chen.

K&S kondigde onlangs een samenwerking aan met UCLA CHIPS (Center for Heterogeneous Integration and Performance Scaling van de Universiteit van Los Angeles) om de TCB-pitch onder de 5 micrometer te krijgen. TCB zit in de praktijk op een steek boven de 30 micron. Hybrid-bonding haalt in die-to-waferprocessen 10 micron.

Mierenzuur

Daarnaast werkt K&S aan een proces zonder soldeer, waarbij het de koperen bobbeltjes met mierenzuur zeer schoon maakt en daarna direct met elkaar verbindt. Paul Lindner, executive technology director bij EV Group, geeft toe dat dit een zinnige strategie is, ook eentje met kans op succes. Hij beaamt dat werkende goedkopere oplossingen meestal winnen in de backend. ‘De industrie zal er alles aan doen aan de gevestigde technologie vast te houden en uit te breiden.’

Stefan Chitoraga, technology and market analyst, packaging and assembly bij Yole Intelligence, is meer uitgesproken over de nadelen van thermocompressie. ‘Het klopt dat TCB minder duur is dan hybrid-bonding, maar hou er rekening mee dat je spreekt over de huidige status van thermocompressiemachines met een steek van 40 micron. Als we naar een pitch van 10 micron gaan, wat overigens nog in ontwikkeling is, dan zullen de kosten zeker toenemen ten opzichte van 40 micron.’

De Yole-analist heeft zijn twijfels over de betrouwbaarheid van thermocompressie bij kleine pitches. ‘Als je de steek verkleint, dan moet je ook de grootte van de microbumps verkleinen. Daar liggen nogal wat uitdagingen, want als die microverbindingen kleiner zijn, dan zijn ze veel gevoeliger voor thermische stress.’

Chipfabrikanten verwachten dat ze hybrid-bonding-processen de komende jaren ook zullen inzetten voor het verpakken van high bandwith memory geheugens voor datacentra en 3D-nandgeheugens. Foto: SK Hynix.

Zee van cores

Intel sprak zich afgelopen juli op Semicon West duidelijk uit voor hybrid-bonding. Het ziet een toekomst waarbij computersystemen bestaan uit complexe verpakkingen die zijn opgebouwd uit vele aparte chips – in het geval van heterogene integratie ook wel cores of chiplets genoemd. ‘We noemen het een zee van cores’, zei Babak Sabi, senior vicepresident Assembly Test Technology development bij Intel, tijdens een forumdiscussie over hybrid-bonding op Semicon West, afgelopen juli.

Chipsystemen samenstellen uit vele chiplets of cores is een manier om de prestaties te verhogen, zo argumenteert Sabi. Hij ziet het als dé manier voor Intel om de vertragingen in de interconnectie-signalen te verlagen en de hoogste bandbreedte te bereiken. Sabi: ‘In chipverpakkingen draait het allemaal om interconnecties. Als je het hebt over chips stapelen met verticale interconnects dan wil je hybrid-bonding gebruiken. Ook om het energieverbruik drastisch te verminderen. Om dat te bereiken hebben we innovatie nodig die verder gaat dan wat we nu hebben.’

Chitoraga van Yole zegt dat Intel zich zelfs al voorbereidt om hybrid-bonding te gebruiken in de silicium dragers van zijn Foveros interposers. Dat zou een formidabele stap zijn, want dat zou de hybrid-bonding toepassingen fors uitbreiden. Interposers zijn als het ware dure printplaten van silicium, waarin eventueel actieve delen kunnen worden opgenomen. In backend-processen worden boven op de interposerchips geplaatst met geavanceerde technieken zoals thermocompression-bonding, maar volgens Yole kijkt Intel nu dus ook naar hybrid-bonding.

Foveros

De Meteor Lake-processor die Intel naar verwachting in december van dit jaar op de markt gaat brengen, zet de chipfabrikant nu nog in elkaar met thermocompressie. De verpakking bestaat onder meer uit vier geavanceerde chips: een grafische processor, een systeemchip en een IO-chip (alle drie door TSMC gefabriceerd) en een algemene processor (uit Intel’s eigen fabs). De TCB-connecties waarmee deze vier chips met de Foveros interposter zijn verbonden, zitten 36 micrometer van elkaar. Dat is overigens al een forse verbetering ten opzichte van de bump pitch van 55 micron die werd gebruikt voor Lakefield, de eerste Foveros-toepassing.

Foveros maakt in Meteor Lake 770 aansluitingen per vierkante millimeter mogelijk. In de toekomst gaat de pitch naar 25 en 18 micron. Chitoraga van Yole zegt dat Intel mogelijk al in het komende jaar overstapt naar hybrid-bonding tussen logische chips en interposer. Daarmee liggen dus op korte termijn al bump pitches van een micron binnen bereik. ‘Maar je weet het niet met Intel.’

Bloedige backend

Dat zelfs Blickman in staat is tot relativeren, blijkt uit het interview vorig jaar met Pierre Ferragu van New Street. ‘Tot nu toe aarzelde de wereld of deze hybrid-bonding echt het antwoord was. Er is natuurlijk ook thermocompression-bonding met zijn plussen en minnen.’ De Besi-ceo ziet ook ASM Pacific met oplossingen komen in hybrid-bonding, maar hij wijst wel fijntjes op de voorsprong die zijn bedrijf heeft. ‘Het gaat uiteindelijk om nauwkeurigheid en snelheid. Dat leidt tot rendement en uiteindelijk tot cost of ownership.’

De Besi-topman realiseert zich dat een technologische voorsprong snel is verspeeld, zeker in het bloedige backend-equipmentsegment. ‘De belangrijkste uitdaging voor Besi is zeker om deze ontwikkeling de komende twee, drie, vier, vijf jaar voor te blijven’, zei hij tegen Ferragu van New Street Research. Maar, zegt hij ‘de economische en financiële aspecten van deze technologie maken het erg interessant voor iedereen in de backend-industrie om die kant op te gaan.’

Blickman weet zich voorlopig verzekerd van de steun van Intel en TSMC, maar in technologische opzicht is Besi kwetsbaar. Hybrid-bonding mag dan een kennisintensieve en geavanceerde technologie zijn, de instapdrempel voor concurrenten is laag als je het vergelijkt met frontend-machines. Onder meer ASM Pacific en EVG hebben een sterke positie. Het Oostenrijkse EVG heeft zich al bewezen in hybride wafer-on-wafer bonding, een equipmentmarkt waarin het aan kop gaat met honderden machines in de markt. EVG levert de machines waarmee Sony zijn beeldsensoren maakt. Ook zijn zo’n beetje alle sensoren in mobieltjes in wafer-on-waferprocessen door EVG-machines gegaan.

De Chinese fabrikant Yangtze Memory Technologies Corp (YMTC) gebruikt de Oostenrijkse equipment al voor het stapelen van 3D-nandgeheugens. Dit zijn de geheugens die Apple wilde opnemen in zijn iPhones, maar het zag daarvan af na toenemende geopolitieke druk en kritiek van Amerikaanse beleidsmakers.

Kostenoogpunt

Bij de bespreking van Besi’s laatste kwartaalresulaten verwijst Blickman – meester van de halve waarheid – naar de al eerder genoemde forumdiscussie op Semicon West. Daarin spreken topmanagers van Intel, AMD en Qualcomm, zich uit voor hybrid-bonding, beweert hij. Dit klopt voor tweederde. AMD gebruikt de technologie voor zijn high-end-processoren en Intel staat klaar om hybrid-bonding grootschalig aan te pakken. Voor Qualcomm is het echter voorlopig een brug te ver uit kostenoogpunt. AMD en Intel willen er wel in investeren. Beiden spelen dan ook in een segment waar klanten in de computer- en datacenterindustrie honderden tot duizenden euro’s neertellen voor een systeemtegel.

Het is nog de vraag wanneer hybrid-bonding doordringt in de apps-processoren, zoals die van Qualcomm. Dat soort chipsystemen doen slechts tientallen euro’s. In het Semicon West-forum was PR ‘Chidi’ Chidambaram in ieder geval stellig: ‘We hebben nog geen product [op onze roadmap], omdat het niet voldoet aan onze kosteneisen.’

Lindner van EV Group is er echter van overtuigd dat hybrid-bonding op den duur ook wordt toegepast in mobiele telefoons. ‘Ik kan niet voorspellen wanneer we een hybride-gebonden apps-processor in mobiele telefoons zien, maar ik ben er zeer zeker van dat dat komt, omdat het een interconnect-dichtheid mogelijk maakt die je niet kunt vergelijken met een gesoldeerde koperverbinding.’

Lindner noemt zelf geen namen, maar het is in de industrie bekend dat YMTC, een Chinese fabrikant van geheugenchips, EVG’s wafer-to-wafer bondingmachines al gebruikt voor 3D-nandgeheugens. ‘Hybrid-bonding op waferniveau levert een bewezen rendement. Wij krijgen terug van klanten dat onze machines zorgen voor 100 procent hechting. Als er toch fouten optreden dan kunnen ze dat in alle gevallen herleiden tot andere factoren, zoals inkomende vervuiling of dingen die te maken hebben met de wafervoorbereiding, zoals oppervlakteruwheid. 3D-Nand zou niet worden geproduceerd met hybride-bonding als het niet zou renderen. Daar is het gewoon een kostenkwestie. Flashgeheugens zijn geen dure producten. De reden [dat YMTC het gebruikt] is dat ze een pitch van één micron nodig hebben. Ik heb begrepen dat met thermocompressie in de toekomst een steek mogelijk is van zeven micron, al verwacht ik dat het kan worden uitgebreid naar vijf micron, misschien zelfs naar drie.’

Tear down

System Plus Consulting, een zusterbedrijf van Yole Intelligence, deed een teardown van YMTC’s 3D-nandgeheugens. ‘De pitch van de nieuwste 3D-nandchips van YMTC is 0,8 micron’, zegt Chitoraga van Yole. De precisie die die-to-wafer hybrid-bonding biedt, ligt daar op dit moment nog op achter. ‘TSMC zet de SRAM-cache geheugens van AMD’s Epyc en Ryzen microprocessoren die-to-wafer bonding op de CPU met een pitch van iets minder dan 10 micron.’

Maar zelfs steken van tien micrometer zijn op dit moment nog niet haalbaar met thermocompressie, zegt Chitoraga, die voor een kijkje in de TCB-toekomst verwijst naar research bij CEA Leti in Grenoble. Daar halen ze met die-to-wafer hybrid-bonding een pitch onder de 3 micrometer. ‘Dit is nog niet commercieel verkrijgbaar en het is altijd de vraag wat de opbrengst in de praktijk zal zijn. Wij geloven echt dat hybride bonding meer en meer zal worden aangepast. Maar het zal thermocompressie niet vervangen. Ze blijven naast elkaar bestaan.’

Formidabele voorprong

Hoe dan ook. Met Intel en TSMC als lead klanten lijkt Besi een formidabele voorsprong op concurrenten K&S en ASM PT als het om die-to-wafer gaat. Samen met Samsung zijn Intel en TSMC de voorlopers in hybrid-bonding. Blickman schetst een ‘unieke overgang’ in de semicon-markt, waarbij de grote chipfabrikanten voor 5 nanometer chips en volgende generaties hybrid-bonding grootschalig gaan inzetten. ‘Het is de afgelopen twaalf maanden duidelijk geworden dat het geen vraag meer is of hybrid-bonding de mainstream zal bereiken. Het is alleen de vraag hoe snel en voor welke toepassingen.’

De laatste GH200 Grace Hopper superchip van Nvidia, is in feite een samenstelling van grafische processoren, microprocessoren en daaromheen meer dan een handvol high bandwith memories. Voor het samenstellen van deze tegel komt nog geen hybrid-bonding te pas.

Seriële communicatie

Naast goedkopere alternatieven is het ook de vraag of toekomstige packages miljoenen verbindingen per vierkante millimeter nodig hebben. Wellicht is seriële communicatie in de toekomst een betere en goedkopere oplossing dan parallelle informatie-uitwisseling. Daarvan hebben we eerder een voorbeeld gezien in de computer en pc-industrie. Daar werd parallelle communicatietechnologie zoals SCSI in de jaren negentig verdrongen door seriële standaarden zoals USB.

Optische communicatie kan dit mogelijk maken. Afgelopen september maakte TSMC duidelijk dat het hier brood in ziet. Douglas Yu, vp pathfinding for system integration bij de Taiwanese foundry, zegt fors te willen inzetten op optische kanalen tussen chips. Hij ziet daarin zowel een mogelijkheid om de prestaties te verhogen als een kans om het energieverbruik en warmteproblemen in chipverpakkingen te verlagen. ‘Dit zou wel eens het begin van een nieuw tijdperk kunnen zijn’, zei hij afgelopen september tijdens een discussiesessie op Semicon Taiwan.

Tijdens de Semicon West forumdiscussie over hybrid-bonding was Babak Sabi, senior vice president Assembly Test Technology development bij Intel, ook expliciet over de beloftes van optische interconnects. ‘Ik weet dat we hier allemaal van koper houden’, zei Sabi. ‘Maar uiteindelijk raakt ook koper niet voldoende voor hoge communicatiesnelheden en we zullen naar optisch moeten.’ Sabi schat dat we aan het einde van dit decennium optische interconnects in vele varianten gaan zien. Intel ontwikkelde inmiddels een optische connector voor printplaten. ‘Als je een beetje verder in de toekomst kijkt, dan worden elektrische netwerken vervangen door een optisch netwerken.’

Sabi zegt dat de wereld van de kunstmatige intelligentie schreeuwt om meer bandbreedte. ‘Dan moeten we verder gaan dan de huidige assemblage op wafers’, zei hij op Semicon West. ‘We hebben het dan over de integratie van een heel product op waferniveau.’ Om de gevraagde systeemcomplexiteit te kunnen bereiken denkt de Intel-vp dat communicatie op een systemwafer via glas heel belangrijk gaat worden. ‘Daarmee elimineer je de vertraging in signalen vrijwel volledig.’