‘Pijn EUV-double-patterning vertraagt TSMC’s 3nm-ramp-up’

De hoge kosten van EUV-double-patterning hebben TSMC ertoe gedwongen de introductie en ramp-up van 3nm-chips te vertragen, stelt een rapport van EE Times. Het versoepelen van de ontwerpregels bleek geen soelaas te bieden, omdat dit te grote chips opleverde. Naar verwachting zal de N3-ramp zijn volledige potentieel pas bereiken als TSMC ASML’s NXE:3800E systemen in gebruik heeft genomen. De 33 procent hogere doorvoersnelheid van deze scanners verzachten de pijn van double-patterning.

N3 ging in volumeproductie in het vierde kwartaal van 2022, maar zal pas in het derde kwartaal van dit jaar gaan bijdragen aan de productie-inkomsten, vertelde TSMC aan analisten tijdens een teleconferentie over de eerstekwartaalresultaten 2023. Het is algemeen bekend dat een groot deel van de eerste productieruns van de foundry ten goede komt aan Apple, dat nieuwe chipgeneraties omarmt zodra ze beschikbaar zijn. De meeste andere bedrijven wachten op de N3E-procesvariant van TSMC, die naar verwachting in de tweede helft wordt opgestart.

‘TSMC zal de ingebruikname van de NXE:3800E in de eerste helft van 2024 versnellen terwijl het N3E en andere varianten van het 3nm-knooppunt opschaalt voor meer klanten’, citeert EE Times Mehdi Hosseini, onderzoeksanalist bij Susquehanna.